Méthodologie pour la co-optimisation système-technologie des architectures calcul proche mémoire

Afin de compenser les limites des technologies CMOS & FinFet avancées et le ralentissement de la loi de Moore, de nouvelles technologies hétérogènes de type More-than-Moore, notamment les mémoires non-volatiles, l'intégration 3D, et la photonique sur silicium, permettent d'apporter des gains applicatifs nécessaires. L'un des enjeux de ces nouvelles technologies est d'être capable de quantifier leur apport dès les premières phases de conception de sorte à optimiser conjointement la technologie, le circuit et son architecture. Les architectures de processeurs classiques souffrent actuellement d'une limitation liée au débit de données entre les composants mémoire, qui les stockent, et le c?ur de processeur, qui réalise les calculs. Une solution proposée pour contrer ce problème consiste à réaliser le traitement des données directement en mémoire. Cette technique de calcul proche mémoire permet d'éviter le déplacement physique des données entre les deux éléments et ainsi d'économiser la consommation énergétique liée au déplacement de données. Cette technologie est particulièrement efficace pour des applications manipulant de grande quantité de données, comme l'Intelligence Artificielle, le traitement d'image et la Cryptographie. Cette thèse propose de mener une action de STCO (System Technology Co-optimisation), en étendant les métholodogies/outils de modélisation du CEA-LIST pour prendre en compte les aspects performance, consommation, fiabilité, de ces technologies hétérogènes. L'objectif est de développer une solution de modélisation faisant le lien entre la technologie et l'architecture et permettant d'explorer l'espace de conception. Les travaux porteront notamment sur la modélisation de plusieurs technologies mémoires (SRAM, ReRAM, FeRAM et MRAM), notamment leurs propriétés en terme de consommation énergétique, performance, densité, endurance, etc. Enfin, il sera envisagé d'exploiter ces modèles pour explorer l'espace de conception, et aboutir à des architectures optimisées grâce à des techniques d'automatisation innovantes. La plateforme d'exploration permettra d'étudier l'impact des paramètres technologiques sur le système de calcul. Le résultat de la thèse permettra de précisément quantifier l'apport de ces nouvelles technologies une fois intégrées dans des architectures de calcul évaluées dans leurs environnements système. La méthodologie SDTCO ainsi définie pourra être appliquée à d'autres exemples d'architecture et technologies cibles associées. Les contributions attendues à travers cette thèse : - La formalisation des abstractions nécessaires à la prise en compte des propriétés technologiques, de sorte à évaluer leur impact sur les architectures et circuits, et la définition de la méthodologie de modélisation. - La mise en place et le développement d'une plateforme de modélisation pour l'exploration techno-architecture. Différentes pistes pour débuter rapidement cette action seront envisagées et seront étudiées. - L'expérimentation des méthodologies développées sur une ou plusieurs architectures cibles, en particulier une architecture de calcul proche mémoire, avec des exemples applicatifs dans le domaine de l'intelligence artificielle ou du traitement d'image, et l'optimisation de ces architectures avec des techniques innovantes Au sein du projet PEPR Electronique, les travaux de cette thèse STCO seront réalisés conjointement avec ceux d'une autre thèse portant sur la DTCO (Design Technology Co-optimisation) qui fournira des informations niveau circuit et proche des dispositifs. Les deux thèses seront coordonnées ensemble par les laboratoires de l'INL, le CEA-LETI et le CEA-LIST. Les travaux seront valorisés à travers la diffusion de la plateforme réalisée, la rédaction de publications scientifiques dans des conférences et des journaux, ainsi que potentiellement des brevets.