Défi technologique : Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (en savoir +)
Département : Département Composants Silicium (LETI)
Laboratoire : Laboratoire des Transistors Avancés
Date de début : 01-10-2023
Localisation : Grenoble
Code CEA : SL-DRT-23-0831
Contact : laurent.brunet@cea.fr
Les technologies CMOS sur substrats sur isolant complètement désertés FDSOI ont montrés leur efficacité dans des domaines tels que les application basse puissance et basse fuites, comme par exemple dans le domaine de la téléphonie mobile ou encore l'internet des objets. Cela est principalement dû à l'excellent contrôle électrostatique du canal du transistor de par la présence d'un oxyde enterré, une faible variabilité et une grande flexibilité grâce à la modulation de la tension de seuil par des polarisations face arrière. L'objectif de la thèse sera d'étudier la contrainte mécanique comme option pour améliorer la performance des transistors FDSOI pour les n?uds technologiques avancés. Ces déformation mécaniques pour améliorer la mobilité des porteurs peuvent avoir lieu directement dans le canal ou de façon plus indirectes comme par exemple par les sources et drains. L'étudiant aura en charge, avec l'aide de l'équipe, d'étudier les différentes techniques de façon théoriques puis d'implémenter les meilleures solutions sur des boucles courtes ou sur des lot électriques. Des simulations mécaniques et électriques seront aussi réalisées pour aider à la compréhension des résultats obtenus.