Réseaux de neurones sur graphes pour la prédiction de la consommation de puissance d'architectures électroniques numériques

L'analyse de consommation de puissance est une étape importante du développement d'une architecture numérique. Cette analyse de puissance est nécessaire dès le début du codage RTL (Register Transfer Level), lorsque les modifications les plus avantageuses peuvent être apportées. Lorsque les conceptions deviennent plus grandes, l'analyse de puissance repose sur des traces de simulation plus longues et devient presque impossible, car le processus génère d'énormes fichiers de simulation (> gigaoctets ou téraoctets de données) entrainant ainsi de longs délais d'exécution de l'analyse de puissance (semaines, voire mois). Pour pallier à ce problème, les modèles de puissance peuvent être utilisés permettant ainsi d'accélérer cette étape d'analyse. Il existe un large éventail de recherches sur la modélisation de la puissance au niveau du RTL, principalement basées sur des approches analytiques ou d'apprentissage. La modélisation analytique de la puissance tente de corréler les profils d'application tels que le comportement de la mémoire, le comportement des branches, etc. avec les paramètres de la micro-architecture pour créer un modèle de puissance. Alors que la modélisation de la puissance basée sur l'apprentissage génère un modèle basé sur la trace de simulation de la conception et une puissance de référence proche de la consommation réelle. La modélisation de la puissance basée sur l'apprentissage gagne en popularité car elle est plus facile à mettre en ?uvre que l'approche analytique et ne nécessite pas de connaissances approfondies en matière de conception. Ces méthodes basées sur les ML ont montré une amélioration impressionnante par rapport aux méthodes analytiques. Cependant, les méthodes de ML classiques (régression linéaire, réseau de neurones, ...) sont plus adaptées à la génération d'un modèle pour une architecture donnée, ce qui les rend difficiles à utiliser pour générer un modèle généralisable. Ainsi, au cours de ces deux dernières années, quelques études ont commencé à utiliser les réseaux de neurones sur graphes (GNN) pour aborder la généralisation des modèles dans le domaine de l'automatisation de la conception électronique (EDA). L'avantage d'un GNN par rapport aux approches de ML classiques est sa capacité à apprendre directement des graphes, ce qui le rend plus adapté aux problèmes EDA. L'objectif de cette thèse est de concevoir un modèle de consommation généralisable d'une architecture électronique numérique, basé sur du GNN. Le modèle généralisable développé devrait être capable d'estimer, en plus de la consommation moyenne, la consommation cycle à cycle de n'importe quelle architecture électronique numérique. Très peu de travaux [1,2] existent dans l'état de l'art sur l'utilisation des GNNs pour l'estimation de consommation et les modèles conçus dans ses travaux sont uniquement capables d'estimer la consommation moyenne d'une architecture. De plus, plusieurs questions de recherche importantes ne sont pas abordées dans ces travaux tels que le nombre de données (architectures) nécessaire pour la généralisation du modèle, l'impact de la structure du graphe durant l'apprentissage, la sélection des architectures utilisées pour l'apprentissage et pour le test, le choix des features, etc. Ainsi, durant cette thèse, ces questions seront étudiées afin de connaître leur impact durant la génération du modèle. Les travaux seront valorisés à travers la rédaction de publications scientifiques dans des conférences et des journaux, ainsi que potentiellement des brevets.